畢業設計（論文）-低電壓差分信號 (LVDS)
本文檔由 圖紙153893706 分享于2011-03-18 11:01
低電壓差分信號 (LVDS)高速1/0接口單元當前CMOS電路設計中的重要研究。它在減小CMOS芯片內外速度差異、實現高速數據傳輸方面具有獨特的優勢和作用。本文重點研LVDS高速1/0接口單元的設計技術，完成一種基于中芯國際0.13umCMOS工藝的 622MbpsLVDs驅動器的設計。論文首先介紹了LVDS接口的基本原理和電特性，通過與其他接口技術進行對比，分析了LVDS接口在高速數據傳輸應用方面的優勢，結合實例..